An Area-Efficient FP8 Mixed-Precision Neural Node for CNN Inference

노지우*, 최성우**, 백민재***, 전병찬****, 이성원ⓒ
광운대학교 컴퓨터정보공학부
e-mail : *avo0317@naver.com, **ukleon123@gmail.com,
***alstjwo98@naver.com, ****cchhann01@gmail.com, ⓒswlee@kw.ac.kr

An Area-Efficient FP8 Mixed-Precision Neural Node for CNN Inference

Ji-U Noh, Sung Woo Choi, Min Jae Baek, Byung Chan Jeon, Sung Won Lee ⓒ

Abstract

본 연구에서는 CNN 추론을 임베디드 시스템에서 수행하기 위해, FP8 혼합 정밀도로 양자화된 파라미터를 직접 처리하는 하드웨어 뉴런을 설계하고 MPW CMOS 0.5μm 공정으로 제작하고 검증하였다. RTL설계부터 논리합성, P&R(배치&배선), STA(Static Timing Analysis), GDSII 생성까지 전 과정을 수행하였고, 최종 회로는 1,313개의 표준 셀로 구현되었다.

I. 서론

CNN은 영상 인식 분야에서 높은 정확도를 보이지만, 수백만 개의 파라미터와 대량의 곱셈·누산 연산을 요구한다. 메모리 용량, 전력, 칩 면적이 제한된 임베디드 시스템에서 32비트 부동소수점 파라미터를 그대로 저장하고 연산하기는 어렵기 때문에, 파라미터를 낮은 비트 폭으로 표현하는 양자화가 필수적이다.

그러나 양자화 기법은 이를 그대로 실행할 수 있는 하드웨어가 있어야 효과를 얻을 수 있다. 임베디드용 범용 프로세서는 대부분 FP8 연산을 지원하지 않아 소프트웨어 변환이 필요하고, 포맷별 연산기를 따로 두면 면적이 늘어난다. 따라서 양자화된 파라미터를 직접 받아 가중합, 활성화, 재양자화까지 수행하는 작은 면적의 하드웨어 뉴런이 필요하다.

이러한 필요성을 바탕으로, 본 연구에서는 E4M3와 E5M2로 양자화된 파라미터를 하나의 데이터패스로 처리하는 혼합 정밀도 하드웨어 뉴런을 구현하고, 이를 실제 칩으로 구현하여 검증까지 진행한다.

본 하드웨어 뉴런은 여러 개를 배열하여 임베디드용 CNN 가속기의 처리 요소(PE)로 확장할 수 있다.

II. 회로 설계 및 시뮬레이션

1. Architecture

그림 1은 설계의 전체 Data Flow를 나타낸다.




그림 1. Data Flow

1.1 SPI

SPI 통신에서는 SPI 마스터가 만든 SCLK, MOSI, SSn 신호가 칩 내부 system clock과 비동기로 들어오기 때문에 CDC(Clock Domain Crossing)

문제가 생길 수 있다.

이를 막기 위해 SCLK를 클럭으로 쓰지 않았다. 대신 system clock으로 샘플링하는 데이터 신호로 다루었다. 비동기 입력은 system clock으로 동작하는 2단 플립플롭 동기화기를 거친다. 동기화 이후에는 모든 레지스터가 system clock 하나로 동작하는 단일 클럭 도메인이 된다.

1.2 ACC(Accumulator)

ACC는 FPU에서 순차적으로 전달되는 9개의 곱셈 결과를 누산하여 3×3 합성곱 한 번의 결과를 만드는 모듈이다. Adder를 1개만 두고, 매 사이클 곱셈 결과를 하나씩 9사이클에 걸쳐 순차적으로 누산한다. FPU의 출력은 E5M3이지만, ACC 내부에서는 설계 결정사항에서 정한 E5M7 포맷으로 누산한다.

III. 칩 제작 및 검증

1. 내 칩 제작 서비스 이용 칩 제작

그림 2는 내 칩 제작서비스의 0.5㎛ CMOS 공정을 이용해 제작된 Mixed-Precision Neural Node 칩 사진을 보여준다.




그림 2. 현미경으로 관찰한 칩(좌)과 GDS(우)

2. 평가 환경

검증을 위한 보드는 그림 10과 같은 구조로 제작하였다.




그림 3. 검증 보드

3. 측정결과

제작한 183,877개의 테스트벡터는 검증보드를 사용하여 MyChip으로 입력하였으며, 모든 칩(5개)이 모든 벡터에서 기댓값을 만족하는 것을 확인하였다.

최대 system clock은 42MHz까지 동작하는 것을 확인하였으며, 더 높은 주파수에서는 일부 테스트벡터에서 기댓값과 다른 값들이 관찰되었다.

IV. 결론

본 연구에서는 CNN을 임베디드 시스템에 적용하기 위한 FP8 혼합 정밀도 양자화 기법에 적합한 하드웨어 뉴런을 설계하고, MPW 공정으로 제작하여 실측까지 검증하였다. 그 결과 서로 다른 두 FP8 포맷으로 양자화된 파라미터를 하나의 연산 구조에서 처리할 수 있었으며, 8비트 파라미터를 사용하면서도 가중합 과정의 정확도를 확보할 수 있었다. 또한 활성화와 재양자화를 뉴런 내부에서 함께 수행함으로써 출력이 별도의 후처리 없이 다음 레이어로 이어질 수 있게 되었고, 이러한 기능을 면적이 제한된 임베디드 환경에 적합한 작은 규모의 회로로 구현할 수 있었다. 아울러 설계부터 칩 제작, 실측에 이르는 전 과정을 직접 수행하여 실제 칩에서 오류 없는 동작을 확인하였으며, 이를 통해 제안한 하드웨어 뉴런의 기능적 정확성을 실리콘 수준에서 입증할 수 있었다. 본 연구의 결과는 혼합 정밀도 양자화 기법이 임베디드 하드웨어에서 실제로 구현 가능함을 보여주며, 향후 본 뉴런을 여러 개 배열하여 임베디드용 CNN 가속기의 핵심 연산 단위로 확장할 수 있을 것으로 기대된다.

Acknowledgement

이 논문은 과학기술정보통신부 반도체설계검증 인프라활성화사업 (RS-2023-00258732)과정부(과학기술정보통신부)의 재원으로 한국연구재단(RS-2026-25596956)의 지원을 받아 수행된 연구임.

참고문헌

[1] P. Micikevicius et al., "FP8 formats for deep learning," arXiv preprint arXiv:2209.05433, 2022.

[2] X. Sun et al., "Hybrid 8-bit floating point (HFP8) training and inference for deep neural networks," in Proc. Advances in Neural Information Processing Systems (NeurIPS), Vancouver, Canada, 2019, pp. 4900–4909.

[3] H. Shen, N. Mellempudi, X. He, Q. Gao, C. Wang, and M. Wang, "Efficient post-training quantization with FP8 formats," in Proc. Machine Learning and Systems (MLSys), vol. 6, 2024, pp. 483–498.